Searching PAJ

第1頁,共1頁

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-007156

(43)Date of publication of application: 11.01.2002

(51)Int.Cl.

GO6F 11/00 GO6F 15/78

(21)Application number: 2000-186613

(71)Applicant : NEC CORP

(22)Date of filing:

21.08.2000


(72)Inventor: SAEGUSA YASUHIRO

(54) MICROPROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To instantaneously update the erroneous program area of a mask ROM without making it necessary to newly manufacture an LSI, or spending any excessive costs.

SOLUTION: In a data register 13, the start address of the update area of a mask instruction ROM is set through DTI, TMS, and TCK being JTAG terminals in a debug event point register 14, and address break is set in a debug control register .15, and an update program is set in a debug instruction memory 16. When the execution of the instruction of a mask instruction ROM 31 under the control of a CPU core 30 reaches the front of start address of the update area, an update program is executed by a debug control part 20. When the update program is ended, the execution is started from the next program in the update area of the mask instruction ROM 31.



LEGAL STATUS

[Date of request for examination]

20,04.2001

[Date of sending the examiner's decision of rejection]

10.05.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

2007/10/30

· (19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-7156 (P2002-7156A)

(43)公開日 平成14年1月11日(2002.1.11)

(51) Int.CL'		說別記号	FΙ		:	f-73-1°(多考)
G06F	11/00		G06F	15/78	510A	5B062
	15/78	510		•	510K	5B076
				9/08	630K	

審査請求 有 請求項の数5 OL (全 7 頁)


(21)出願番号	特顏2000-186613(P2000-186613)	(71) 出願人 000004237 日本電気株式会社		
(22)出顧日	平成12年6月21日(2000.6.21)	東京都港区芝五丁目?番1号 (72)発明者 三枝 保裕		
		東京都港区芝五丁目7番1号 日本電気株 式会社内		
•		(74)代理人 100108578		
		弁理士 高橋 昭男 (外3名)		
•		Fターム(参考) 5B082 0003 0004 0006 0009 DD10		
		1)08		
		5B076 EA01 EB04 ECD1		

(54) 【発明の名称】 マイクロプロセッサ

(57)【要約】

【課題】 新たKLSIを製造する必要も無く、余計な 費用を掛けずに、しかも瞬時に、マスクROMの誤った プログラムエリアを更新する。

【解決手段】 データレジスタ13においては、JTAG端子であるTDI、TMS、TCKを介して、デバッグイベントポイントレジスタ14にマスク命令ROMの更新エリアのスタートアドレスが設定され、デバッグコントロールレジスタ15にアドレスブレークが設定され、デバッグインストラクションメモリ16に更新プログラムが設定される。デバッグ制御部20は、CPUコア30によるマスク命令ROM31の命令実行が、更新エリアのスタートアドレスの前まで達すると、更新プログラムが終了すると、マスク命令ROM31の更新エリアの次のプログラムから実行させる。



(2)

【特許請求の範囲】

設定手段と、

Mと、該マスク命令ROMのプログラムを実行するCP Uコアと、JTAG端子を用いてアクセス可能なデバッ グ機能部とを備えるマイクロプロセッサにおいて、 前配デバッグ機能部に、前配マスク命令ROMの更新エ リアのスタートアドレスと更新プログラムとを設定する

前配CPUコアによるマスク命令ROMのプログラム実 行が、前記デバッグ機能部に設定された、更新エリアの 10 する。 スタートアドレスの前まで達すると、前記デバッグ機能 部に設定されている更新プログラムを実行させ、更新ブ ログラムが終了すると、前配マスク命令ROMの更新エ リアの次のブログラムから実行させるデバッグ制御手段 とを具備することを特徴とするマイクロブロセッサ。

[請求項2] 前記スタートアドレスおよび前記更新プ ログラムは、前配JTAG端子から供給されることを特 徴とする請求項1記載のマイクロブロセッサ。

【請求項3】 セルフブートあるいはホストブートによ り、外部からインストラクションが設定可能な命令RA 20 【0003】 Mを備え.

前記デバッグ機能部が更新プログラムを格納するのに十 分な容量がない場合には、更新プログラムの一部を前記 命令RAMに格納し、更新プログラムが連続して実行さ れるようにアドレス設定することを特徴とすることを特 徴とする請求項1記載のマイクロプロセッサ。

【請求項4】 主にデジタル信号処理を行う第1のプロ セッサと、主に制御処理を行う第2のプロセッサと、前 記第1のプロセッサにより実行されるプログラムが格約 セス可能なデバッグ機能部とを備えるマイクロブロセッ サにおいて、

前記第2のプロセッサの制御に従って、前記マスク命令 : ROMの更新エリアのスタートアドレスと更新プログラ ムとを生成する更新制御手段と、

前記更新制御手段により生成された、前記マスク命令R OMの更新エリアのスタートアドレスと更新プログラム とを前配デバッグ機能部に設定する設定手段と、

前配CPUコアによるマスク命令ROMのプログラム実 スタートアドレスの前まで達すると、前記デバッグ機能 部に設定されている更新プログラムを実行させ、更新プ ログラムが終了すると、前記マスク命令ROMの更新エ リアの次のプログラムから実行させるデバッグ制御手段 とを具備することを特徴とするマイクロプロセッサ。

【贈求項5】 前記JTAG蟾子からの前記マスク命令 ROMの更新エリアのスタートアドレスおよび更新ブロ グラムと、前配更新制御手段からの前記マスク命令RO Mの更新エリアのスタートアドレスおよび更新プログラ ムとのいずれか一方を選択する選択手段を具備し、

前記設定手段は、前記選択手段により選択された、前記 マスク命令ROMの更新エリアのスタートアドレスと更 新プログラムとを前記デバッグ機能部に設定することを 特徴とする請求項4記畝のマイクロプロセッサ。

【発明の詳細な説明】

[0001]

[発明の属する技術分野] 本発明は、JTAG端子を介 して内蔵されているデバッグ機能にアクセスし、マスク ROMのプログラムを更新するマイクロプロセッサに関

[0002]

【従来の技術】CPUやDSP等のマイクロプロセッサ では、大量生産時にはコスト削減が図れるため、メモリ としてマスクROMを内蔵したマスクROM製品が使用 される。また、最近のマイクロプロセッサには、ICE の代わりにデバッグ機能を内蔵し、国際標準規格IEE E1149. 1であるバウンダリスキャン (通称JTA G) を使ってデバッグ機能にアクセスするものが増えて

[発明が解決しようとする課題] しかしながら、従来技 術によるマスクROM製品の場合、LSI製造後にプロ グラムに誤り (バグ) が発見されると、マスクROMの 部分を作り直すために、再度、LSIを製造し直さなけ ればならない。このため、LSIの製造期間および製造 費が余計に発生してしまい、さらには、装置としての正 式なリリース時期が遅れ、装置コストにも影響を与える 結果となってしまっていた。

[0004]との発明は上述した事情に銭みてなされた されたマスク命令ROMと、JTAG端子を用いてアク 30 もので、新たにLSIを製造する必要も無く、余計な費 用を掛けずに、しかも瞬時に、マスクROMの誤ったブ ログラムエリアを更新することができるマイクロプロセ ッサを提供することを目的とする。

[0005]

[課題を解決するための手段] 上述した問題点を解決す るために、請求項1記載の発明では、プログラムが格納 されたマスク命令ROMと、該マスク命令ROMのプロ グラムを実行するCPUコアと、JTAG端子を用いて アクセス可能なデバッグ機能部とを備えるマイクロプロ 行が、前記デバッグ機能部に設定された、更新エリアの 40 セッサにおいて、前記デバッグ機能部に、前記マスク命 令ROMの更新エリアのスタートアドレスと更新プログ ラムとを設定する設定手段と、前記CPUコアによるマ スク命令ROMのプログラム実行が、前配デバッグ機能 部に設定された、更新エリアのスタートアドレスの前ま で達すると、前記デバッグ機能部に設定されている更新 プログラムを実行させ、更新プログラムが終了すると、 前記マスク命令ROMの更新エリアの次のプログラムか ら実行させるデバッグ制御手段とを具備することを特徴 とする。

50 【0006】また、請求項2記載の発明では、請求項1

記載のマイクロプロセッサにおいて、前記スタートアド レスおよび前記更新プログラムは、前記JTAG端子か ち供給されるととを特徴とする。

【0007】また、請求項3記載の発明では、請求項1 記載のマイクロプロセッサにおいて、セルフブートある いはホストブートにより、外部からインストラクション が設定可能な命令RAMを備え、前記デバッグ機能部が 更新プログラムを格納するのに十分な容量がない場合に は、更新プログラムの一部を前配命令RAMに格納し、 更新プログラムが連続して実行されるようにアドレス設 10 定することを特徴とすることを特徴とする。

【0008】上述した問題点を解決するために、請求項 4配斂の発明では、主にデジタル信号処理を行り第1の プロセッサと、主に制御処理を行う第2のプロセッサ と、前記第1のプロセッサにより実行されるプログラム が格納されたマスク命令ROMと、JTAG端子を用い てアクセス可能なデバッグ機能部とを備えるマイクロブ ロセッサにおいて、前配第2のプロセッサの制御に従っ て、前記マスク命令ROMの更新エリアのスタートアド 配更新制御手段により生成された、前記マスク命令RO Mの更新エリアのスタートアドレスと更新プログラムと を前記デバッグ機能部に設定する設定手段と、前配CP Uコアによるマスク命令ROMのプログラム実行が、前 記デバッグ機能部に設定された、更新エリアのスタート アドレスの前まで達すると、前記デバッグ機能部に設定 されている更新プログラムを実行させ、更新プログラム が終了すると、前記マスク命令ROMの更新エリアの次 のプログラムから実行させるデバッグ制御手段とを具備 することを特徴とする。

- 【0009】また、請求項5配載の発明では、請求項4 記載のマイクロブロセッサにおいて、前記JTAG端子 からの前記マスク命令ROMの更新エリアのスタートア、 ドレスおよび更新プログラムと、前記更新制御手段から の前記マスク命令ROMの更新エリアのスタートアドレ スおよび更新プログラムとのいずれか一方を選択する選 択手段を具備し、前記設定手段は、前記選択手段により 選択された、前記マスク命令ROMの更新エリアのスタ ートアドレスと更新プログラムとを前記デバッグ機能部 に設定することを特徴とする。

【0010】との発明では、JTAG端子を通して、デ バッグ機能部へマスク命令ROM31の更新エリア(ブ ログラムとして誤っている部分)のスタートアドレス と、更新プログラムとを設定し、デバッグ制御手段によ り、前記CPUコアによるマスク命令ROMのプログラ ム実行が、前配デバッグ機能部に設定された、更新エリ アのスタートアドレスの前まで違すると、前記デバッグ 機能部に設定されている更新プログラムを実行させ、更 新プログラムが終了すると、前記マスク命令ROMの更 新エリアの次のブログラムから実行させる。したがっ

て、新たにLSIを製造する必要も無く、余計な費用を 掛けずに、しかも瞬時に、マスクROMの誤ったプログ ラムエリアを更新することが可能となる。

[0011]

[発明の実施の形態]以下、図面を用いて本発明の実施 の形態を説明する。

A. 実施形態の構成

図1は、本発明の実施形態による全体の構成を示すブロ ック図である。図において、TAPコントローラ10 は、JTAG端子であるTMSにモード信号S2、TC Kにクロック信号S3が供給されることにより、命令レ ジスタ11に制御信号S18を送出し、データレジスタ 13に制御信号S17を送出する。命令レジスタ11に 制御信号S18が供給されると、JTAG端子であるT DI に供給されるデータ信号S1によるインストラクシ ョンが設定される。命令デコーダ12は、命令レジスタ 11に設定されたインストラクションをデコードする。 データレジスタ13は、デコードされたインストラクシ ョンに従って、所望のレジスタを選択する。データレジ レスと更新プログラムとを生成する更新制御手段と、前 20 スタ13の中で選択されたレジスタには、TDIに供給 されるデータ信号S1によるデータが制御信号S17に より設定される。CPUコア30、デバッグ制御部2 O、マスク命令ROM31、命令RAM32は、アドレ ス/データバス33で接続されている。デバッグ制御部 20は、CPUコア30がマスク命令ROM31を実行 中に、データレジスタ13に設定されたブレーク条件、 プログラムを実行する。

【0012】B. 実施形態の動作

次に、上述した実施形態の動作を説明する。とこで、図 2は、本実施形態の動作を説明するためのフローチャー トである。また、図3は、タイミングチャートである。 マイクロプロセッサには、JTAGを利用したデバッグ 機能が内蔵されており、それはJTAG端子であるTD 1、TMS、TCKと、TAPコントローラ10、命令 レジスタ11、命令デコーダ12、データレジスタ1 3、デバッグ制御部20とを用いることにより実現され る。JTAGは、国際標準規格IEEE1149. Iで 定められたバウンダリスキャンの通称であり、デバッグ 機能は I E E E 1 1 4 9. 1でデバイス設計者が独自に 決定できるように設けられたプライベート命令を使用す る。命令レジスタ11のインストラクション設定、デー タレジスタ13の選択およびデータ設定は、IEEE1 149. 1 に定められた手順およびインタフェースでT DI、TMS、TCKを通して行われる。

【0013】マスク命令ROM31に、プログラムの誤 りが発見され、そのメモリエリアがXXアドレスからY Yアドレスまでとする。まず、デバッグポイントイベン トレジスタ14に更新しなければならないメモリエリア のスタートアドレスXXを設定する(S1)。その手順 50 は、図3で示されるように、TDIにデータ信号S1

を、TMSにモード信号S2を、TCKにクロック信号 S3を供給することにより、命令レジスタ11にデバッ グイベントポイントレジスタを選択するインストラクション (例として20h)を、TAPコントローラ10か ちの制御信号S18により設定し、それが命令デコーダ 12によりデコードされ、データレジスタ13の中から デバッグイベントポイントレジスタ14が選択される。 そして、デバッグポイントレジスタ14には、更新しな ければならないメモリエリアのスタートアドレスXXが ブレークアドレス値として制御信号S17により設定さ わる

【0014】 間様にして、デバッグコントロールレジス タ15にプレーク要因であるインストラクションアドレ スプレークが設定され(S2)、デバッグインストラク ションメモリ16に更新プログラムが設定される(S 3)。ととで、更新プログラムの容量は、XXアドレス からYYアドレスまでの領域となるが、本来デバッグ用 であるデバッグインストラクションメモリ18には十分 なメモリ領域が確保されていない場合がある。デバッグ インストラクションメモリ16の領域で足りる場合に は、デバッグインストラクションメモリI6の最後尾の インストラクションにYYの次のアドレスへのJUMP 命令を設定しておく。デバッグインストラクションメモ リ16の領域で足りない場合には、バッグインストラク ションメモリ16の最後尾のインストラクションに命令 RAM32のアドレスZZへのJUMP命令を設定して おく。命令RAM32は、マスク命令ROM31に比べ て小容量であるが、セルフブートあるいはホストブート により外部からインストラクションを設定することがで きる。ことでは、アドレス乙乙からの領域に予め更新プ ログラムをブートしておく。命令RAM32にブートす る更新プログラムの最後尾のインストラクション化アド レスYYの次のアドレスへのJUMP命令を設定してお

【0015】JTAGを通しての設定が終了すると、C PUコア30は、アドレス/データパス30を通してマ スク命令ROM31のプログラムを実行していく(S 4)、プログラムがアドレスXXの手前まで実行される と、デバッグ制御部20によりインストラクションアド レスプレークが発生し (S5)、デバッグインストラク ションメモリ16に設定された更新プログラムが実行さ れる(S6)。 更新プログラムがデバッグインストラク ションメモリ16の領域に収まっている場合には、デバ ッグインストラクションメモリ18の最後尾のインスト ラクション実行後、マスク命令ROM31のアドレスY Yの次のアドレスからプログラムが実行される(S7. S8〉。一方、更新プログラムがデバッグインストラク ションメモリ18の領域に収まっていない場合には、更 新プログラムは、デバッグインストラクションメモリ1 6か6命令RAM32に渡り実行され、更新プログラム 50 M31の誤ったプログラムエリアを更新する助作につい

が終了すると、マスク命令ROM31のアドレスYYの次のアドレスからプログラムが実行される(S7, S8)。

6

[0016] C. 他の実施形態

次に、本発明の他の実施形態について説明する。図4 は、本発明の他の実施形態における様成を示すブロック 図である。なお、図1に対応する部分には同一の符号を 付けて説明を省略する。本他の実施形態においては、主 にデジタル信号処理を行うDSPコア34と、マスタブ ロセッサとして主に制御処理を行うメインCPU50と が搭載された、すなわち1チップ上に複数のプロセッサ コアが搭載されている場合を想定している。前述した実 施形態においては、更新プログラムは、外部からJTA G端子を通して設定されたが、本他の実施形態では、メ インCPU50がプログラム更新コントローラ54を制 御することにより行う。

[0017] インストラクションブレークアドレスレジ スタ51には、メインCPU50により、アドレス/デ ータバス55を介して、マスク命令ROM31の更新し なければならないメモリエリアのスタートアドレスが設 定される。更新プログラムスタートアドレスレジスタ5 2には、メインCPU50により、アドレス/データバ ス55を介して、命令RAM32に予めブートされた更 新プログラムのスタートアドレスが設定される。セレク タ40は、JTAG端子であるTMS、TCK、TDI を介して外部から入力される信号52、53、51と、 内部でプログラム更新コントローラ54から生成される 信号S56 (信号S2に相当)、S57 (信号S3に相 当)、S58(信号S1に相当)とのいずれか一方を、 30 外部端子MUX41から供給される選択信号により選択 する。TMS、TCK、TDIにJTAG方式エミュレ ータを接続し、デバッグを行う場合には、TMS、TC K、TDIを介して外部から供給される信号S2、S. 3、S1を選択する。一方、DSPコア34およびメイ ンCPU50が実動作中で、マスク命令ROMのあるブ ログラムエリアを更新したい場合には、プログラム更新 コントローラ54で生成される信号S56、S57、S 58を選択する。セレクタ40により選択された信号S 42 (信号S2または信号S56)、信号S43 (信号 S3または信号S57)は、TAPコントローラ10 に、信号S44(信号S1または信号S58)は、命令 レジスタ11およびデータレジスタ13に供給される。 [0018] セレクタ40がJTAG端子であるTM S、TCK、TDIを介して供給される信号S2,S 3. S1を出力し、マスク命令ROM31の誤ったプロ グラムエリアを更新する動作については、前述した実施 形態と同じであるので説明を省略する。以下では、プロ グラム更新コントローラ54がJTAG信号に相当する 信号S56、S57、S58を用いて、マスク命令RO

(5)

て説明する。

【0019】メインCPU50は、アドレス/データバス55を通してインストラクションブレークアドレスレジスタ51に、マスク命令ROM31の更新しなければならないメモリエリアのスタートアドレスを設定する。同様に、更新プログラムスタートアドレスレジスタ52に、命令RAM32に予めブートされた更新プログラムのスタートアドレスを設定する。メインCPU50がアドレス/データバス55を通してスタートコマンドレジスタ53にアクセスすると、プログラム更新コントロー10ラ54では、JTAG信号である信号S56、S57、S58が生成される。

【0020】次に、セレクタ40により、プログラム更新コントローラ54からの信号S56、S57、S58が選択され、信号S56、S57が信号S42、S43として、TAPコントローラ10に供給され、信号S58が信号S44として、命令レジスタ11およびデータレジスタ13に供給される。データレジスタ13では、デバッグイベントポイントレジスタ14に更新しなければならないメモリエリアのスタートアドレスが設定され、デバッグコントロールレジスタ15にインストラクションアドレスブレークが設定され、デバッグインストラクションメモリ16に命令RAM32に予めブートされた更新プログラムのスタートアドレスへのJUMP命令が設定される。以下、前述した実施形態と同様の動作となる。

【0021】上述した他の実施形態は、前述した突施形態がチップの外部であるボード上にプログラムを更新するための制御ハードウェアを設ける必要があったのに対し、複数のプロセッサコアを搭載しているチップにおい 30 ては、一方がマスタブロセッサとして制御することにより、外部ボード上に制御ハードウェアを設ける必要が無く、任意にマスクROMの内容を更新できる。

[0022]

[発明の効果]以上説明したように、本発明によれば、 JTAGを利用して本来デバッグ機能として内蔵されている機能プロックをアクセスすることにより、大量生産時にはコスト削減がはかれるマスクROMを内蔵したマイクロプロセッサにおいても、プログラムの誤り(バ グ)に対し、新たにLSIを製造する必要も無く、余計な費用を掛けずに、しかも瞬時にプログラムを更新できるという利点が得られる。また、JTAG機能としてのJTAG端子およびハードウェア資源は本来マイクロプロセッサのオンチップデバッグ機能として内蔵されているため、共有化が図れ、余分な端子、ハードウェアを設ける必要がなく、共有化できない場合と比べ開発工数を少なくすることができ、さらにはチップ単価を安くすることができるという利点が得られる。

0 【図面の簡単な説明】

[図1] 本発明の実施形態による全体の様成を示すブロック図である。

[図2] 本実施形態の動作を説明するためのフローチャートである。

[図3] 本実施形態の動作を説明するためのタイミングチャートである。

【図4】 本発明の他の実施形態における構成を示すブロック図である。

【符号の説明】

- 0 10 TAPコントローラ(設定手段)
 - 11 命令レジスタ(設定手段)
 - 12 命令デコーダ(設定手段)
 - 13 データレジスタ(デバッグ機能部)
 - 14 デバッグイベントポイントレジスタ
 - 15 デバッグコントロールレジスタ
 - 16 デバッグインストラクションメモリ
 - 20 デバッグ制御部 (デバッグ制御手段)
 - 30 CPUコア
 - 3 I マスク命令ROM
- 32 命令RAM
- 33 アドレス/データバス
- 34 DSPコア (第1のプロセッサ)
- 40 セレクタ(選択手段)
- 50 メインCPU (第2のプロセッサ)
- 51 インストラクションプレークアドレスレジスタ
- 52 更新プログラムスタートアドレスレジスタ
- 53 スタートコマンドレジスタ
- 54 プログラム更新コントローラ

(6)

特開2002-7156

(図1)

CPUフア 30

CPUフア 30

20 31 32

デバッグが開催 マスク金令ROM 金令RAM

1,3

データレジスタ

デバッグイントバイントレジスタ 14

デバッグインストラクションメモリ 15

デバッグインストラクションメモリ 16


なもデコーダ 12

TMS O 52

TAPコントローラ S18


TCK O S3

TAPコントローラ 10



[図2]

[図3]



(7)

特開2002-7156

(図4)

